科学研究

微纳电子学研究院黄如教授课题组在新型超低功耗晶体管研究方面取得重要进展

发布时间:2015-01-22

信息来源:

从信息技术发展趋势来看,超低功耗集成电路应用已经成为主流方向。移动计算与通信、智能硬件、物联网、可穿戴式设备、生物医疗芯片等便携式和植入式芯片已经在电子产品占据了较高比例并快速增长。对于这些移动式设备而言,功耗直接影响其用户体验和可靠性,如何降低芯片功耗已经成为集成电路技术的核心问题。目前,主流芯片中的组成器件——金属-氧化物半导体场效应晶体管(MOS-FET)由于受热力学限制,器件的亚阈摆幅存在理论极限(室温下最小为60 mV/decmV/dec为毫伏/倍频程),使得以传统MOS晶体管为基础的集成电路芯片难以继续通过减小工作电压来降低功耗

2003网站太阳集团首页欢迎您黄如教授课题组长期致力于新型超低功耗器件的研究,推动超低功耗电路架构的创新,突破现有MOS器件技术面临的功耗瓶颈。2011年起,课题组从改变现有器件的工作原理角度出发,提出新的T栅肖特基隧穿晶体管结耗尽调制型隧穿晶体管,分别实现了器件的开态驱动电流和亚阈摆幅的突破。实验制备的新结构隧穿晶体管将亚阈摆幅减小至36 mV/dec,相关论文于20112012年连续发表在微电子学领域的顶级会议——国际电子器件会议(IEDM

近期,黄如课题组通过进一步的结构与技术创新,在新型超低功耗隧穿晶体管研究领域取得了重要进展。课题组提出一种全新的梳状栅杂质分凝隧穿晶体管,提出自适应操作原理,将亚阈摆幅减小至29 mV/dec,创造了硅基晶体管的新纪录;同时结合肖特基注入和自耗尽机理,将器件的开关电流比值提升至8个数量级(>108),缓解了超低功耗器件在电容、速度、噪声以及增益等方面所面临的挑战。相比传统MOS晶体管,以该新技术为架构的数字集成电路可以在0.4V的超低工作电压下将功耗减小25%。该项成果依托于微纳电子与集成系统协同创新中心(筹)以及2003网站太阳集团首页欢迎您微米/纳米加工技术国家级重点实验室的工艺制备,以题为Comprehensive performance re-assessment of TFETs with a novel design by gate and source engineering from device/circuit perspective的论文,于201412月在美国旧金山召开的IEDM 2014上宣读,引起来自美国IBM公司、欧洲微电子学研究中心、麻省理工学院、伯克利加州大学等单位相关课题组的极大兴趣,展开了深入的讨论。

课题组发明的新型隧穿晶体管与传统CMOS(互补金属-氧化物半导体工艺兼容,具有广泛应用前景。据悉日前该课题组已与中国最大的集成电路制造公司——中芯国际集成电路制造有限公司签署了技术转让和合作协议,以期为我国具有自主知识产权的集成电路关键技术研发和未来前瞻技术做出贡献。

上述研究工作得到国家重点基础研究发展计划(973计划)、国家自然科学基金、国家科技重大专项等资助。

背景链接:具有60年历史的IEDM在国际半导体技术界享有很高的学术地位和广泛的影响力,被外媒誉为微电子器件领域的奥林匹克盛会。该会议主要报道国际半导体技术方面的最新研究进展,是著名高校、研发机构和英特尔、IBM等企业报告其最新研究成果和技术突破的主要窗口和平台之一。近年来,集成电路技术领域的许多重大技术突破都是通过该会议正式发布的。